PCI-SIG resmi membawa PCIe 8.0 ke fase baru lewat draft spesifikasi 0.5, dan kabar paling besar datang dari target bandwidth yang menembus 1 TB/s pada konfigurasi x16. Di saat yang sama, badan standar ini juga mulai menyorot kebutuhan konektor baru karena jalur tembaga yang dipakai saat ini makin dekat dengan batas fisiknya.
Tahap 0.5 menjadi penanda bahwa konsep utama PCIe 8.0 sudah mulai mengeras. Pada draf ini, aspek elektrik, logika, kepatuhan, dan software sudah tercantum, sehingga anggota PCI-SIG bisa mulai membangun prototipe dan menyusun proposal akhir.
Laju 256 GT/s jadi patokan baru
PCI-SIG mempertahankan target 256 GT/s untuk generasi ini. Dengan laju itu, PCIe 8.0 diproyeksikan menghadirkan bandwidth bidirectional hingga 1 TB/s lewat konfigurasi x16.
Standar ini juga masih mengandalkan sinyal PAM4, forward error correction atau FEC, serta encoding Flit Mode. Kombinasi itu dipakai untuk mengejar efisiensi sekaligus menjaga lonjakan bandwidth tetap dapat dikelola.
Versi 0.5 tetap membawa kompatibilitas mundur. Namun, karena statusnya belum final, beberapa parameter elektrik dan optimisasi protokol masih bisa berubah sebelum spesifikasi dikunci.
Konektor lama mulai diuji batasnya
Bagian paling menarik dari pengumuman ini justru ada di sisi fisik. PCI-SIG mulai mengevaluasi teknologi konektor baru, dan langkah itu memberi sinyal bahwa lapisan tembaga yang ada sekarang makin mendekati batas kemampuannya.
Tekanan pada jalur fisik bukan hal baru di ekosistem PCIe. Pada PCIe 5.0 dan 6.0, loss budget, crosstalk, dan reflections sudah menjadi kendala serius, dan tantangan itu diperkirakan semakin berat saat kecepatan naik ke 256 GT/s.
Pada level ini, konektor edge tradisional dan routing motherboard belum tentu sanggup menjaga integritas sinyal secara memadai. Karena itu, opsi yang dibahas mencakup desain ulang slot PCIe dengan material yang lebih baik dan toleransi lebih ketat, atau memendekkan jalur elektrik sambil menambah jumlah redriver per link.
Meski ada dorongan ke arah perubahan fisik, PCI-SIG tetap ingin menjaga kompatibilitas mundur. Artinya, pembaruan pada konektor tidak diperkirakan akan ekstrem, meski arahnya jelas menuju solusi yang lebih canggih.
Industri mulai masuk fase prototipe
Bagi produsen perangkat keras, draft 0.5 mengubah PCIe 8.0 dari konsep menjadi pekerjaan teknis yang lebih konkret. AMD, Intel, dan Nvidia disebut sudah bisa mulai menjalankan prototipe awal bersama vendor IP atau PHY, walau perubahan masih mungkin terjadi.
Kondisi ini penting karena keputusan desain di tahap awal biasanya menentukan kesiapan produk di tahap berikutnya. Semakin cepat arsitektur disusun, semakin besar peluang industri menyesuaikan perangkat keras dengan tuntutan bandwidth generasi baru.
Target 0,5V ikut menegaskan arah pengembangan
Draf terbaru ini juga menandai target spesifikasi 0,5V. Angka itu menunjukkan bahwa efisiensi daya dan integritas sinyal menjadi bagian inti dari PCIe 8.0, bukan sekadar tambahan di belakang peningkatan kecepatan.
Dengan draf 0.5 sudah tersedia, PCIe 8.0 masih bergerak menuju ratifikasi final yang ditargetkan pada 2028. Waktu yang tersisa memberi ruang bagi industri untuk menguji desain awal, menilai konektor baru, dan menyesuaikan perangkat keras agar siap menghadapi lompatan bandwidth berikutnya.
